SIL検証における決定論的仮想時間の工学的実装

Techniques for preventing clock skew and non-repeatable bug reproduction in multi-node virtual electronic platforms.

中央バリア同期アーキテクチャ

中央仮想時間ブローカーが全vECUのバッファ準備完了を確認した後にのみマイクロ秒実行権を付与し、クラウド上の競合を完全に排除します。