SIL 검증을 위한 결정론적 가상 시간 알고리즘 설계

Techniques for preventing clock skew and non-repeatable bug reproduction in multi-node virtual electronic platforms.

중앙 배리어 동기화 및 롤백 방지 기법

중앙 가상 시간 브로커가 참여하는 모든 vECU의 버퍼 준비 신호를 확인한 후에만 다음 마이크로초 실행 슬라이스를 부여하여 클라우드 환경의 비결정론적 경쟁 조건을 완벽히 제거합니다.

도메인 포트폴리오 살펴보기